
Université Djillali Liabes
Faculté de Génie Electrique
Département de Télécommunications
2019 / 2020
Matière: Logique Combinatoire et séquentielle

TD N° 7

Circuits combinatoires comparateurs

EXERCICE N° 1 :


La figure ci-dessous représente un comparateur de deux nombres binaires Ai et Bi à 1 bit, pourvu d'une entrée de validation V autorisant la comparaison . Si V = 0, toutes les sorties valent « 0 », sinon le fonctionnement est le suivant :
- Si = 1 si Ai > Bi,
- Ei = 1 si Ai = Bi,
- Ii= 1 si Ai< Bi.



a- Donner la table de vérité,
b- Donner les expressions logiques des sorties,
c- En déduire le schéma logique du comparateur.

EXERCICE N° 2 :

On veut maintenant réaliser un comparateur de deux nombres binaires A = ($A_2A_1A_0$) et B = ($B_2B_1B_0$), dont le schéma synoptique est donné par la figure suivante, en utilisant 3 comparateurs à 1 bits (de l'exercice 1) et des portes 'OU' et 'ET'.
On note que A_0 et B_0 sont les bits de poids les plus faibles.



a- Donner les expressions logiques des sorties E, S et I en fonction des sorties Ei, Si, Ii avec i = 0, 1, 2 du comparateur à 1 bit.
b- En déduire le schéma interne du comparateur à 3 bits.

EXERCICE N° 3 :

On veut afficher les sorties du comparateur (S, I, E) de l'exercice 2 sur un afficheur 7 segments à cathodes communes en utilisant un transcodeur, comme le montre la figure 1, et ce pour obtenir l'affichage donné par la figure 2.




Figure 1



Si A > B Si A = B Si A < B

Figure 2

a- Donner la table de vérité du transcodage permettant le passage du code S, I, E au code 7 segments.
b- Déterminer les expressions simplifiées des sorties en utilisant le tableau de Karnaugh.
c- En déduire le schéma interne du transcodeur.

Solution du TD N°7

EXERCICE N° 1 :

- Table de vérité

V	Ai	Bi	Ei	Si	Ii
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	0
0	1	1	0	0	0
1	0	0	1	0	0
1	0	1	0	0	1
1	1	0	0	1	0
1	1	1	1	0	0

- les expressions logiques des sorties

Ai Bi / V	00	01	11	10
0	0	0	0	0
1	0	0	0	(1)

$$S_i = V.A_i.\overline{B_i}$$

Ai Bi / V	00	01	11	10
0	0	0	0	0
1	0	(1)	0	0

$$I_i = V.\overline{A_i}.B_i$$


Ai Bi / V	00	01	11	10
0	0	0	0	0
1	(1)	0	(1)	0

$$E_i = V.\overline{A_i}.\overline{B_i} + V.A_i.B_i$$
$$E_i = V.(\overline{A_i}.\overline{B_i} + A_i.B_i)$$

$$\boldsymbol{E_i = V.(\overline{A_i.\overline{B_i} + \overline{A_i}.B_i})}$$

$$E_i = V.(\overline{A_i \oplus B_i})$$

- le schéma logique du comparateur



EXERCICE N° 2 :

- Table de vérité :
  Si la ligne de validation V est égale à 0 on aura E = S = I = 0.
  Si V = 1, on aura le fonctionnement suivant :

Entrées des nombres			**S**	**I**	**E**
A_2, B_2	**A_1, B_1**	**A_0, B_0**	**A > B**	**A < B**	**A = B**
$A_2 > B_2$	X	X	1	0	0
$A_2 < B_2$	X	X	0	1	0
$A_2 = B_2$	$A_1 > B_1$	X	1	0	0
$A_2 = B_2$	$A_1 < B_1$	X	0	1	0
$A_2 = B_2$	$A_1 = B_1$	$A_0 > B_0$	1	0	0
$A_2 = B_2$	$A_1 = B_1$	$A_0 < B_0$	0	1	0
$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	0	1

De la table de vérité on tire les expressions logiques des sorties E, S et I en fonction des sorties Ei, Si, Ii :

1/ A > B si ($A_2 > B_2$) OU ($A_2 = B_2$ ET $A_1 > B_1$) OU ($A_2 = B_2$ ET $A_1 = B_1$ ET $A_0 > B_0$)

donc

$$S = A_2.\overline{B_2} + (\overline{A_2 \oplus B_2}).A_1.\overline{B_1} + (\overline{A_2 \oplus B_2}).(\overline{A_1 \oplus B_1}).A_0.\overline{B_0}\ ,$$

d'où $S = S_2 + E_2.S_1 + E_2.E_1.S_0$

2/ A < B si ($A_2 < B_2$) OU ($A_2 = B_2$ ET $A_1 < B_1$) OU ($A_2 = B_2$ ET $A_1 = B_1$ ET $A_0 < B_0$)

donc

$$I = \overline{A_2}.B_2 + (\overline{A_2 \oplus B_2}).\overline{A_1}.B_1 + (\overline{A_2 \oplus B_2}).(\overline{A_1 \oplus B_1}).\overline{A_0}.B_0\ ,$$


d'où $I = I_2 + E_2.I_1 + E_2.E_1.I_0$

3/ A = B si $A_2 = B_2$ ET $A_1 = B_1$ ET $A_0 = B_0$ donc

$$E = (\overline{A_2 \oplus B_2}).(\overline{A_1 \oplus B_1}).(\overline{A_0 \oplus B_0})\ ,$$

D'où $E = E_2.E_1.E_0$

- Le schéma interne du comparateur à 3 bits :




EXERCICE N° 3 :


- Table de vérité du transcodeur :

Entrées			Sorties						
E	**S**	**I**	**a**	**b**	**c**	**d**	**e**	**f**	**g**
0	0	0	0	0	0	0	0	0	0
0	0	1	0	0	0	0	1	1	0
0	1	0	1	0	1	1	0	1	1
0	1	1	Ø	Ø	Ø	Ø	Ø	Ø	Ø
1	0	0	1	0	0	1	1	1	1
1	0	1	Ø	Ø	Ø	Ø	Ø	Ø	Ø
1	1	0	Ø	Ø	Ø	Ø	Ø	Ø	Ø
1	1	1	Ø	Ø	Ø	Ø	Ø	Ø	Ø


- Les expressions simplifiées des sorties en utilisant le tableau de Karnaugh :




$a = E + S$




$b = 0$




$c = S$




$d = E + S = a$



$e = E + I$



$f = E + S + I$



$g = E + S = a$

- le schéma interne du transcodeur

